lilo(linux loader)功能说明：安装核心载入，开机管理程序。语　　法：lilo [-clqtV][-b<外围设备代号>][-C<配置文件>][-d<延迟时间>][－D<识别标签>][-f<几何参数文件>][-i<开机磁区...

milon/barcode可生成一维码、二维码等多种条码格式，使用也非常的方便。 项目地址：https://github.com/milon/barcode 安装： $composerrequiremilon/barcode 安装完成之后，我们需要注册providers服务&nb...

前提：引入Serilog.AspNetCore包新建一个Serilog帮助类SerilogHelper，定义两种方法，一个是将日志输出到console，一个是将日志输出到文件usingSerilog;usingSystem;usingSystem.IO;namespaceSerilogTest{publicstatic...

在本文中，将介绍.NET中三种最受欢迎​​的日志记录框架：log4net，NLog和Serilog。回溯到开始或至少很接近它的时候，.NET只有一个日志记录框架：log4net。它于2001年作为Java框架log4j的端口开始。它托管在Sourceforge上，以供您那些足以记住该平台的人使用。多年来，ApacheL...

 makefile run:　　　　iverilog-g2005-sv-I../inc-stb-ffilelist-okoutsim:　　　　vvpkoutflist:find../rtl/-name"*.v">filelistecho"../tb/tb.v">>filelist　...

 新建文件GCD.scala1importchisel3._23classGCDextendsModule{4valio=IO(newBundle{5vala=Input(UInt(32.W))6valb=Input(UInt(32.W))7vale=Input(Bool())8valz=Output(UIn...

　　通过某个节点的写操作结果对后面通过其他节点的读操作可见。　　如果更新数据后，并发访问的情况下可立即感知该更新，称为强一致性　　如果允许之后部分或全部感知不到该更新，称为弱一致性。　　若在之后的一段时间（通常该时间不是固定的）后，一定可以感知到该更新，称为最终一致性。　　即是任何一个没有发生故障的节点必须在有限的时间...

1、安装redis 首页地址：http://redis.io/下载地址：http://download.redis.io/ 下载最新的源码包tar-zxvfredis-stable.tar.gz-C/apps/product/cd/apps/product/redis-stable/makeMALL...

公司有几台HPDL380G7服务器，ilo版本是ilo3（IntegratedLights-Out3），ilo口配置好后，无法正常打开ilo页面pingilo口是通的，并且telnet80和443端口也是通的，浏览器打开http://ilo的IP会自动跳转到https://ilo的IP。根据这个现象判断，网络是没有问题...

matlab画图形函数semilogxloglog主要是学习semilogx函数，其中常用的是semilogy函数，即后标为x的是在x轴取对数，为y的是y轴坐标取对数。loglog是xy轴都取对数。例子，clc;clear;closeall;x=0:.1:10;y=2*x+3;subplot(211);plot(x,y...

作者：桂。时间：2018-05-15  13:07:02链接：http://www.cnblogs.com/xingshansi/p/9040472.html 前言Xilinx常用模块汇总(verilog)【01】Xilinx常用模块汇总(verilog)【02】Xilinx常用模块汇总(...

作者：桂。时间：2018-05-10  2018-05-10  21:03:44链接：http://www.cnblogs.com/xingshansi/p/9021919.html 前言主要记录常用的基本模块。Xilinx常用模块汇总(verilog)【01】Xili...

作者：桂。时间：2018-05-08  18:35:56链接：http://www.cnblogs.com/xingshansi/p/9010282.html 【本文遗留几处细节问题，待闲下来解决。其中多处涉及原语，以后若有需要，进一步了解可参考文档：hdl.pdf+CLB.pdf。】一、...

作者：桂。时间：2018-05-07  19:11:23链接：http://www.cnblogs.com/xingshansi/p/9004492.html 前言该文私用，不定期更新，主要汇总记录Xilinx常用的基本模块，列出清单，方便查阅。关于原语，主要参考【原语时序为什么好，一个猜...

作者：桂。时间：2017-06-24 11:07:40链接：http://www.cnblogs.com/xingshansi/p/7039237.html 前言Verilog是硬件描述语言，不算FPGA的核心部分，以前没有接触过，找了本书翻看一下（《Verilog数字系统设计教程第三版》），顺便记...