在verilog中使用格雷码
格雷码的一些知识： https://baike.baidu.com/item/%E6%A0%BC%E9%9B%B7%E7%A0%81/6510858?fr=aladdin绿色框起来的是0--15的格雷码，用红线将格雷码分为上下两部分。通过观察格雷码相邻位每次只有1位发生变化，且上下两部...
Verilog 加法器和减法器(8)-串行加法器
如果对速度要求不高，我们也可以使用串行加法器。下面通过状态机来实现串行加法器的功能。 设A=an-1an-2…a0,B=bn-1bn-2…b0,是要相加的两个无符号数，相加的和为：sum=sn-1sn-2…s0。我...
verilog语法实例学习(13)
verilog代码编写指南 1. 分节书写，各节之间加1到多行空格。 如每个always,initial语句都是一节。每节基本上完成一个特定的功能，即用于描述某几个信号的产生。在每节之前有几行注释对该节代码加以描述，至少列出本节中描述的信号的含义。 2. 行...
verilog语法实例学习(12)
verilog中的综合和不可综合总结 综合就是EDA工具或者说综合工具把我们编写的verilog代码转化成具体电路的过程。Verilog中有很多语法，结构，过程，语句，有些是可以综合的，有些是不可以综合的，不可综合的语句或者语法通常用在testbench中，只是...
verilog语法实例学习(11)
一个实际问题的描述：假设自动驾驶的汽车，以一定的速度运行，w=0，表示运行速度正常，w=1，表示运行超速。速度控制的策略，等间隔时间检测速度，如果两次或多次连续超速(w=1),则在一个时间间隔后开始设置减速信号z=1，否则z=0。如果用电路描述上述问题，则等时...
verilog语法实例学习(10)
常用的时序电路介绍 在D触发器输入端添加一些简单的逻辑电路，可以生成另一种类型的存储元件。比如下图所示的T触发器。该电路有一个上升沿触发的触发器和两个与门，一个或门，以及一个反相器组成。 在时钟上升沿到来之时，若T=...
verilog语法实例学习(9)
常用的时序电路介绍 一个触发器可以存储一位数据，由n个触发器组成的电路可以存储n位数据，我们把这一组触发器叫做寄存器。寄存器中每个触发器共用同一个时钟。 下面是n位寄存器的代码，我们通过一个参数定义n，在实例化时传入参数n。mo...
verilog语法实例学习(8)
常用的时序电路介绍D触发器类似锁存器，区别是它在时钟边沿触发，比如下面的代码在时钟上升沿触发Q=D。moduleflipflop(D,clk,Q);inputD;inputclk;outputregQ;always@(posedgeclk)Q<=D;endmodule`timescale1ns/1ns`defin...
verilog语法实例学习(5)
子电路模块 一个verilog模块能够作为一个子电路包含在另一个模块中。采用这种方式，所有的模块都必须定义在一个文件中，那么verilog编译器就必须被告知每个模块的所属。模块例化的通用形式和门例化语句类似。 mod...
verilog语法实例学习(4)
Verilog模块Verilog中代码描述的电路叫模块，模块具有以下的结构：modulemodule_name[(portname{,portname})];//端口列表[parameterdeclarations]//参数定义[inputdeclarations]//I/O定义[outputdeclarations]...
verilog语法实例学习(3)
Verilog操作运算符+，-，*，/，**（加/减/乘/除/幂运算），乘法运算的结果的位宽是乘数和被乘数位宽的和。在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符）结果的符号位采用模运算符中第一个操作数的符号。-10%3=-111%-3结果为2注意：在进行算术运算时，如...
verilog语法实例学习(2)
Verilog中的信号类型 线网类型表示一个或多个门或者其它类型的信号源驱动的硬件连线。如果没有驱动源，则线网的默认值为z。verilog中定义的线网类型有以下几种： wire,tri,wor,trior,wand,...
verilog语法实例学习(1)
本文档中通过verilog实例来学习verilog语法。Verilog是一种硬件描述语言，它具有并发性和时序性。并发性是指不同硬件模块的同时操作，时序性是指信号的赋值或操作在时钟的边沿进行。由于作者本身也是一个初学者，所以尽量用简单明了的例子介绍Verilog语法。Verilog中的...