版权申明：本文为博主窗户(ColinCai)原创，欢迎转帖。如要转贴，必须注明原文网址　　http://www.cnblogs.com/Colin-Cai/p/8547099.html　　作者：窗户　　QQ/微信：6679072　　E-mail：6679072@qq.com　　网上有太多的VHDL和verilog比...

 代码：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityCNT10isport(CLK,RST,EN:instd_logic;DOUT:outstd_logic_vector(3downto0);COUT:...

...