计数器及其应用

计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。

计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。

1. 用d触发器构成异步二进制加/减计数器。

如图1所示，是用四只d触发器构成三位二进制异步加法计数器，其连接特点是将d触发器接成t?触发器，再由低位触发器的 端和高一位的cp端相连。

图１ 四位二进制异步加法计数器

如果将上图中的 端与高一位的ｃｐ端相连，即可构成减法计数器。

图２ 74ls192逻辑符号及引脚排列

2. 中规模＋进制计数器

（1）74ls192是同步十进制可逆计数器，如图2所示。

cpu-加计数端 cpd-减计数端 -置数端 -非同步进位输出端 -非同步借位输出端 d0、d1、d2、d3-计数器输入端 cr-清零端q0、q1、q2、q3-数据输出端

表1 74ls192逻辑功能表

（2）4位二进制同步计数器

表2 cc40161功能表

cp-计数脉冲 d0~ d3-数据输入端 -清除端 q0 ~ q3-输出端

-预置端 ctp、ctt- 使能端

图3 cc40161引线排列图

3. 计数器级联使用及任意进制的实现

（1）任意进制的实现

图4所示采用复位法构成五进制计数器。

图5所示，采用置位法构成十进制计数器

图4 用复位法构成五进制计数器	图5 利用置位法构成十进制计数器

（2） 一个十进制计数器只能表示0 ~ 9，要扩大计数范围，常常用多个十进制计数器级联使用。74ls192设有进位（或借位）输出端，因此可用其进位（或借位）输出信号驱动下一级计数器。如图3所示。

图6 计数器扩展